首先用卡諾圖對(duì)函數(shù)進(jìn)行化簡(jiǎn),然后變換成與非-與非表達(dá)式。
根據(jù)下述全加器電路圖,編寫(xiě)實(shí)現(xiàn)全加器的VHDL程序。
全加器程序