你可能感興趣的試題

CPU的數(shù)據(jù)通路如下圖所示。運算器中R0～R3為通用寄存器，DR為數(shù)據(jù)緩沖寄存器，PSW為狀態(tài)字寄存器。D-cache為數(shù)據(jù)存儲器，I-cache為指令存儲器，AR為地址寄存器，PC為程序計數(shù)器（具有加1功能），IR為指令寄存器。單線箭頭信號均為微操作控制信號（電位或脈沖），例如，LRO表示讀出R0寄存器，SR0表示寫入R0寄存器。
機器指令“STOR1，（R2）”實現(xiàn)的功能是：將寄存器R1中的數(shù)據(jù)寫到以（R2）為地址的數(shù)存單元中。
請設計該存數(shù)指令的指令周期流程圖，并在CPU周期框外寫出所需的微操作控制信號（一個CPU周期含4個時鐘信號T1～T4，寄存器打入信號須注明Ti時序）。